应届毕业生
本科
最近更新
1944人关注
职位描述
该职位还未进行加V认证，请仔细了解后再进行投递！
职责描述：
1. 与产品/架构团队合作，结合业务需求，理解SoC 架构和特性定义；
2. 承担SoC级的顶层集成、signoff、交付；
3. 承担SoC级的时钟、功耗、IO架构设计，SDC、UPF实现、交付；
4. 承担SoC级的测试规范定义、实现、交付，协助运营完成量产测试；
5. 协助中后端进行SoC的物理实现和signoff；
6. 协助验证团队进行SoC级的验证。
任职要求：
1. 有扎实的数字电路设计基础，熟悉verilog语言；
2. 2年以上数字电路设计工作经验，熟悉数字电路设计流程；
3. 有团队合作精神，吃苦耐劳的品质，积极上进；
4. 具备SoC设计集成经验，熟悉时钟、功耗、IO电路设计，理解SDC，UPF者优先考虑；
5. 具有CPU及AMBA等总线设计经验者优先考虑。
注：联系我时，请说是在白云人才网上看到的。
工作地点
地址：成都双流区成都-双流区天府数智谷4号楼6层
求职提示：用人单位发布虚假招聘信息，或以任何名义向求职者收取财物（如体检费、置装费、押金、服装费、培训费、身份证、毕业证等），均涉嫌违法，请求职者务必提高警惕。
职位发布者
HR
联芸科技(杭州)有限公司
-
IT服务·系统集成
-
51-99人
-
私营·民营企业
-
杭州市滨江区浦沿街道六和路307号2幢8层/9层
